|
|
Circuitos integrados múltiples.
|
1. Ampliación Conocimientos sobre circuitos integrados múltiples como el 8155, Estudio y Análisis del 8155, Experimentación práctica con cada modo de trabajo del integrado, Memoria de funcionamiento del integrado.
Agregado: 29 de AGOSTO de 2000 (Por ) | Palabras: 2836 | Votar |
1 voto 
| Promedio: 10
|
Sin comentarios | Agregar Comentario | Promedio: 10
Categoría: Apuntes y Monografías > Electrónica >
Material educativo de Alipso relacionado con Circuitos integrados múltiples
Enlaces externos relacionados con Circuitos integrados múltiples
|
CENTRO Don BOSCO |
8155 |
3 - F.P. 2 ELECTRóNICA |
|
Villamuriel de Cerrato |
|
PRACTICA N 3 |
|
PALENCIA |
|
FECHA : 15 - 2 - 99 |
|
EMPEZADO : 16 - 1 - 99 |
Alfonso Fernandez N7 |
HORA EMPLEADAS: 4 H |
OBJETIVOS:
1. Ampliación Conocimientos sobre circuitos integrados múltiples como el 8155.
2. Estudio y Análisis del 8155.
3. Experimentación práctica con cada modo de trabajo del integrado.
4. Memoria de funcionamiento del integrado.
PROCESO:
Por ello en los primeros sistemas basados en microcomputador como son los de la familia 8085 de Intel se empezaron a utilizar este tipo de integrado que reducía el costo y el espacio ocupado, uno de estos es el 8155.
C.I. 8155 es un temporizador, contador con memoria RAM y funcionamiento como Entrada/Salida. Internamente contiene una memoria Ram con una capacidad de 256 bytes, tres puertos de E/S, de los cuales dos son de 8 bits, y el tercero es de 6 bits. Así mismo posee de un contador/temporizador de 14 bits. A su vez dispone de una capacidad de 5048 bytes de EPROM, memoria de sólo lectura reprogramable.
Por tanto con la utilización de este integrado, cualquier sistema basado en microcomputador que utilice este integrado poseerá la suficiente capacidad de intercambio de información tanto con el mundo exterior como con otros elementos opcionales, periféricos exteriores, motores etc. Así una correcta programación del integrado permitirá la utilización de las cinco puertas de E/S direccionables, posicionables, aleatorias e independientes en el trabajo como entrada-salida.
En la siguiente ilustración se indica la identificación y patillaje del integrado 8155 así como el diagrama interno por bloques del propio integrado.
Establecida la identificación del patillaje del integrado a continuación se procederá al análisis interno de las diferentes unidades internas de las que está compuesto este integrado.
Internamente dispone de:
- Registro Estado/Comando que es el que controla:
- Memoria RAM interna con un máximo de 256 posiciones de memoria
- Tres puertas de E/S, de las cuales dos son de 8 bits y la tercera de 6 bits (Pc0-Pc5).
- Temporizador / Contador programable de 14 bits.
- Patillas Identificativas de funcionamiento:
- IO/M. (Patilla N7): Con la introducción de un Nivel Alto a la entrada se activan las tres puertas de E/S, mientras que con un Nivel Bajo se activa el acceso a la memoria RAM.
- ALE (Patilla N11): Esta patilla es la que permite la memorización de la dirección seleccionada a través del bus de datos, mediante la introducción de un Nivel Bajo, pues permanecerá a Nivel Alto.
- RD (Patilla N9): Aplicando un cero lógico, y si además IO/M esta a cero, el contenido de la posición de memoria seleccionada será leído por el mP a través del bus de datos. Si por el contrario IO/M se encuentra con un 1 lo que será leído es el contenido de la puerta de entrada direccionada.
- WR (Patilla N10): Con la introducción de un nivel bajo en la línea se activa el proceso de escritura en la memoria RAM o en la puerta de E/S según la señal que posea IO/M.
- TIMER CLK. (Patilla N3): Patilla habilitada para la introducción de impulsos al temporizador / contador (T/C).
- TIMER OUT (Patilla N6). Salida del T/C, que según el modo de programación dará una señal cuadrada o un impulso aislado.
- RESET(Patilla N4): En un sistema basado con mP esta señal la produciría el propio micro, pero en el ensayo se produce manualmente a través de un interruptor. Si ésta se encuentra a 1 tanto el registro como la memoria se borrarían colocándose a cero sus contenidos al tiempo que las tres puertas se inicializan en el modo de entrada.
- Ad0-Ad7. (Patillas N12 a 19): Son las líneas del bus de datos/direcciones, dependiendo del estado de las patillas de WR, IO/M, ALE, RD, CE, el bus será de datos si se trabaja con las puertas y/o T/C o de direcciones si se trabaja con la memoria.
- Pa0- Pa7; Pb0-Pb7; Pc0-Pc5: Patillas correspondientes a las puertas A, B, C. (Patillas 21-28; 29-36, (37-39, 1-2 y 5 para PC)
ENSAYOS DINÁMICOS:
Acceso a Memoria RAM:
El trabajo en memoria puede realizarse mediante operaciones de escritura o de lectura, para la experimentación se realiza primero un proceso de escritura para posteriormente realizar la lectura sobre el dato guardado en la dirección de memoria especificada.
Pasos a utilizar para la realización de un proceso de escritura:
- 1/. Montaje y conexionado del integrado en el entrenador.
- 2/. Habilitación del chip con CE =0.
- 3/. Introducción de un nivel bajo en IO/M = 0.
- 4/. Selección de una posición o dirección de memoria, introduciéndola por las líneas del bus de datos.
- 5/. Introducción de un nivel bajo en ALE para la realización del acceso a memoria.
- 6/. Deshabilitación del chip mediante la introducción de un nivel alto en CE.
- 7/. Selección de un dato introduciéndolo a través del bus de datos
- 8/. Habilitación del chip
- 9/. Producción de varios flancos descendentes en WR para grabar el dato seleccionado en la posición de memoria direccionada.
Para comprobar si la operación anterior ha sido realizada con éxito se debe ensayar el proceso de lectura con lo que se obtendrá la suficiente información como para determinar un correcto aprendizaje sobre las características de trabajo con memoria de este integrado.
Para la realización del proceso de lectura se deberán seguir los cinco primeros pasos descritos para el proceso de escritura además de los siguientes pasos que permitirán la realización del proceso de lectura:
- 7/. Habilitación del proceso de lectura introduciendo un nivel bajo en RD
- 8/. Registrar la dirección de lectura, que deberá coincidir con la utilizada en el proceso de escritura para así leer el dato que ésta contenga, mediante la activación del ALE.
- 9/. Deshabilitación del chip
- 10/. Cambio de los interruptores situados en el bus de datos por los leds para leer los datos de la dirección de memoria especificada.
- 11/. Habilitación del Chip y lectura del dato grabado en la posición de memoria direccionada.
Previo a la programación de las puertas se debe tener en cuenta el formato de la palabra de control con la que configurar las puertas, autorización de interrupciones y el T/C. La palabra posee un formato de 8 bits, dispuestos según se indica a continuación.
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
Tm2 |
Tm1 |
Ieb |
Iea |
Pc2 |
Pc1 |
Pb |
Pa |
Estados de configuración:
- Pa = 0 Configurada como Entrada.
- Pb = 0 Configurada cono Salida.
|
Pc2 |
Pc1 |
|
|
0 |
0 |
Puerta C configurada como Entrada. |
|
0 |
1 |
Puerta C configurada como Salida. |
|
1 |
0 |
Pc0, Pc1, Pc2 utilizadas como bits de mando para Pa y Pb, Pc4, Pc5 configuradas como salidas. |
|
1 |
1 |
Pc0, Pc1, Pc2 utilizadas como bits de mando para Pa, Pc3, Pc4 y Pc5 lo mismo para PB. |
- Iea = 1 Interrupción autorizada para las puertas Pa y Pb.
- Los dos últimos bits, de más peso, de la palabra son los encargados de la programación del T/C interno cuya programación es analizada en detalle en el siguiente ensayo.
- El registro de Estado genera una información sobre el estado tanto de las puertas como del T/C, mediante una operación de lectura de E/S (IN). Este viene determinado por la siguiente estructura cuya identificación binaria es:
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
X |
TIMER |
INTE B |
B BF |
INTR B |
INTE A |
A BF |
INTR A |
- INTR A, B: Petición de interrupción de la puerta A, B.
- Abf, BBF: Buffers A, B, lleno/vacío.
- INTE A, B: Habilitación de interrupción de la puerta A, B.
- TIMER: Interrupción del temporizador. Este bit se memoriza a nivel alto "1" cuando se alcanza el término de contaje, y se pone a nivel bajo "0" en la lectura del registro comando/estado.
Programación de las Puertas de E/S. Teniendo en cuenta los modos de funcionamiento de las puertas en primer lugar se programarán como salidas por lo que los leds se colocarán en las patillas de cada puerta para así leer la información que el mP manda hacia la puerta en cuestión. . A continuación se describen los pasos a realizar para dicho modo de ensayo.
1/. Habilitación del chip, tras el montaje y conexionado del integrado.
2/. Introducción del registro comando/estado con el que se podrá programar el integrado.
3/. Habilitación de la dirección de memoria con la introducción de flancos en ALE.
4/. Diseño de una palabra de control, que será grabada en el integrado con la producción de flancos descendentes en WR para grabarla
Palabra:
En primer lugar se configurarán todas las puertas como salidas, inhabilitando cualquier tipo de interrupción, y sin la activación de los temporizadores.
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
5/. Deshabilitación del chip.
6/. Selección de la dirección de una de las puertas, en este caso la puerta A, memorización de la misma con ALE.
7/. Introducción de un dato a través del bus de datos del integrado produciendo flancos descendentes en WR para grabarlo.
8/. Observación a través de los leds colocados en las patillas de la puerta A del dato introducido en el bus de datos mediante la iluminación de los leds.
En el caso de seleccionar cualquiera de las otras dos puertas, se repetirán los pasos anteriores a excepción de los pasos 6 y 8, ya que en ellos se deberá realizar:
6/. Selección de la dirección de memoria de la puerta con la que se va a trabajar en cuestión.
Para la puerta B
|
X |
X |
X |
X |
X |
0 |
1 |
0 |
Para la puerta C
|
X |
X |
X |
X |
X |
0 |
1 |
1 |
8/. Colocación de los leds en las patillas de salida de la puerta en cuestión.
1/. Habilitación del chip.
2/. Selección del registro comando/estado y memorización del mismo mediante la producción de flancos con ALE.
|
X |
X |
X |
X |
X |
0 |
0 |
0 |
3/. Diseño de una palabra de control donde se configure una de las puertas como entrada seleccionando en este caso la puerta B.
|
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
Por comodidad se programa la puerta B como entrada, dejando como salidas las restantes puertas, así como la inhabilitación de las interrupciones y anulando los temporizadores.
4/. Producción de flancos descendentes en WR para grabar la palabra de control.
5/. Selección de la dirección de memoria de trabajo de la puerta B, diseñada por el fabricante.
6/. Deshabilitación del chip, cambiando los interruptores situados en el bus de datos por leds, para así visualizar los datos enviados a través de la puerta B y colocando los interruptores en la puerta B para introducir dichos datos.
7/. Habilitación del chip.
8/. Introducción de un dato a través de la puerta produciendo posteriormente una serie de flancos descendentes en WR para grabar el dato.
9/. Visualización de los datos introducidos al 8155 a través de los leds situados en el bus de datos A0-A7.
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
M2 |
M1 |
T13 |
T12 |
T11 |
T10 |
T9 |
T8 |
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
T7 |
T6 |
T5 |
T4 |
T3 |
T2 |
T1 |
T0 |
|
15 |
14 |
13 |
12 |
11 |
10 |
9 |
8 |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
M2 |
M1 |
T13 |
T12 |
T11 |
T10 |
T9 |
T8 |
T7 |
T6 |
T5 |
T4 |
T3 |
T2 |
T1 |
T0 |
LONGITUD DE CONTAJE
Pero par la carga del T/C éste debe ser con un código definitorio del modo de T/C (M2, M1) y de la longitud de contaje deseado.
Por ello los dos bits más significativos definen el modo de operación siendo posibles varias situaciones:
|
M2 |
M1 |
|
|
0 |
0 |
Salida del T/C a cero durante la segunda mitad del contaje. |
|
0 |
1 |
Salida de onda cuadrada con período igual a la longitud de contaje, y recarga automática de la longitud de contaje al final del mismo. |
|
1 |
0 |
Impulso único cuando se alcanza el final de contaje |
|
1 |
1 |
Impulso único cuando se alcanza el final de contaje con recarga automática |
Aunque para esto previamente debe ser programado con el diseño de una palabra de control adecuada durante la memorización del registro comando/estado, teniendo en cuenta el formato de la palabra de control, en donde los bits de más peso indican:
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
Tm2 |
Tm1 |
Ieb |
Iea |
PC2 |
PC1 |
PB |
PA |
|
Tm2 |
Tm1 |
|
|
0 |
0 |
No afecta a la operación del contador (NOP). |
|
0 |
1 |
Detiene el contaje si está decreciendo el contador (STOP). |
|
1 |
0 |
Para inmediatamente, una vez que se alcance el presente contaje final, NOP si no se ha arrancado el contador |
|
1 |
1 |
(START) cargar modo, longitud de modo, y arrancar de inmediato tras la carga. Si el contador ya está corriendo, iniciar de nuevo modo y longitud de contaje, inmediatamente después de terminar el presente contaje |
Pasos a seguir para el ensayo de los contadores.
1/. Habilitación del chip
2/. Selección del registro comando/estado y memorización de su dirección produciendo flancos con ALE.
|
X |
X |
X |
X |
0 |
0 |
0 |
0 |
3/. Diseño de una palabra de control donde se configure el T/C para poder realizar la carga del modo, longitud de contaje.
|
Tm2 |
Tm1 |
Ieb |
Iea |
PC2 |
PC1 |
PB |
PA |
|
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
Una vez diseñada la palabra grabarla mediante e la producción de flancos descendentes en WR.
4/. Carga de la dirección del Temporizador Alto asignada por el fabricante y memorizado de la misma con ALE
5/. Introducción de la palabra que lo configure, grabándola mediante la producción de flancos descendentes en WR.
6/. Carga de la dirección del Temporizador Bajo asignada por el fabricante y memorizado de la misma con ALE
7/. Introducción de la palabra que lo configure, grabándola mediante la producción de flancos descendentes en WR.
8/. Introducción del número de contaje con el que iniciar el contador.
AVERIGRAMA:
Durante el ensayo del 8155 se padecieron ciertos problemas de prueba debidos en su mayor parte a los integrados con los que se trabajó. Para la detección del problema así como de la obtención de la conclusión de que el fallo era del integrado se realizó el siguiente procedimiento.
1. Tras el primer intento fallido de configuración en el acceso a memoria se realiza un exhaustivo análisis sobre el montaje y conexionado tanto del integrado como de los elementos exteriores, interruptores, leds, masas y tensión de alimentación.
2. Verificación del proceso de programación analizando cada uno de los pasos y comparándolos con los realizados por otros compañeros con resultado positivo.
3. Reinicio del proceso de programación.
4. Al observar que vuelve a fallar se opta por la programación de las puertas de E/S en el modo más simple, todas de salida.
5. Incluso en este modo el integrado no responde.
6. Se opta por el cambio de un compañero experimentado con éxito y reiniciando todo el proceso de nuevo en el mismo entrenador y observando que la programación se realiza con éxito se concluye.
7. El 8155 está defectuoso.
Comentarios de los usuarios
Agregar un comentario:
Aún no hay comentarios para este recurso.
Boletín de Novedades
Acceso rápido
• Monografias
• Examenes
• Enlaces
• Publicar material o sitio
• Foros
• Diversion
• Test de Orientacion
• Institutos
• Secundarios
• Universidades de Argentina
• Residencias Universitarias
• Guia de Carreras Universitarias y Cursos
• Cultura del Mundo
• Buscador en tu sitio
Sobre ALIPSO.COM
Monografias, Exámenes, Universidades, Terciarios, Carreras, Cursos, Donde Estudiar, Que Estudiar y más: Desde 1999 brindamos a los estudiantes y docentes un lugar para publicar contenido educativo y nutrirse del conocimiento.
Contacto »Legales